



DỰ ÁN: WATCHDOG TIMER VỚI GIAO TIẾP UART

Thiết kế mô phỏng IC TPS3431 trên nền tảng FPGA

Sunflower - Học viện Bưu chính Viễn thông PTIT

Phần cứng đích: Kiwi 1P5 - Gowin GW1N-UV1P5QN48XFC7/I6


Mục tiêu & Bố cảnh dự án

Yêu cầu mô phỏng TPS3431


- Giám sát tín hiệu kick WDI - reset timer khi có cạnh xuống.
- Phát hiện timeout hệ thống - kéo WDO xuống mức thấp để cảnh báo.
- Khả năng tự phục hồi - nhả WDO sau thời gian tRST cấu hình trước.
- Cơ chế Dual-kick - hỗ trợ cả nút nhấn phần cứng S1 và lệnh UART phần mềm.

Ràng buộc phần cứng Kiwi 1P5

- Chip: GW1N-UV1P5.
- Tài nguyên logic: Khoảng 1200 LUT tối đa.
- Xung nhịp hệ thống: 27 MHz.
- Giao tiếp: USB-UART tích hợp sẵn trên board.




Kiến trúc tổng thể hệ thống - Module Tree



- `watchdog_top` - Module cấp cao nhất chứa Power-On Reset nội bộ.
- `config_reg` - Xử lý parser giao thức và quản lý 5 thanh ghi cấu hình.
- `watchdog_core` - Xử lý logic giám sát và đếm thời gian.

Logic điều khiển lỗi - FSM 4 Trạng thái



IDLE

Watchdog tắt hoàn toàn. Chờ tín hiệu EN chuyển lên HIGH.

ARMING

Đếm thời gian arm_delay 150μs. Hệ thống bỏ qua mọi tín hiệu WDI để chờ vi điều khiển ổn định.


MONITOR

Trạng thái giám sát chủ đạo. Đếm ngược tWD . Reset bộ đếm lập tức nếu phát hiện WDI hợp lệ.

FAULT

Trạng thái lỗi. Kéo tín hiệu WDO xuống mức LOW trong khoảng $tRST$ trước khi tự động quay lại MONITOR.

Xử lý tín hiệu bất đồng bộ - Kỹ thuật 3-FF Synchronizer



Vấn đề

Tín hiệu WDI từ nút nhấn hoặc phần mềm đến một cách ngẫu nhiên. Nếu đưa trực tiếp vào domain clock đồng bộ sẽ gây ra hiện tượng metastability dẫn đến sai lệch logic.

Giải pháp kiến trúc


Chuỗi 2 Flip-Flop đầu tiên làm nhiệm vụ đồng bộ hóa tín hiệu với clock 27MHz của hệ thống.
Flip-Flop thứ 3 lưu trạng thái chu kỳ trước đó.

Logic phát hiện cạnh xuống

So sánh trực tiếp trạng thái trước và sau đồng bộ.

```
assign wdi_fall = wdi_s2 & ~wdi_s1;
```

Giao thức cấu hình Runtime - UART 9600 bps



Bắt đầu bằng byte đồng bộ 0x55. Cơ chế bảo vệ dữ liệu bằng Checksum XOR toàn bộ các byte từ CMD đến DATA.

0x01 WRITE_REG	Ghi tham số cấu hình. Trả về ACK 4 byte xác nhận.
0x02 READ_REG	Đọc tham số. Trả về Response 8 byte kèm dữ liệu thanh ghi.
0x03 KICK	Kích hoạt watchdog bằng phần mềm tương đương một cạnh xuống WDI vật lý.
0x04 GET_STATUS	Lấy trạng thái hoạt động theo thời gian thực.

Xử lý ngoại lệ: Trả về mã NACK 0xFE nếu sai checksum và NACK 0xFF nếu phát hiện mã lệnh không hợp lệ.

Bản đồ thanh ghi cấu hình - Register Map

Địa chỉ	Tên thanh ghi	R/W	Default	Mô tả chức năng
0x00	CTRL	R/W	0x00	bit0 bằng EN phần mềm, bit2 bằng CLR_FAULT cơ chế write-1-clear
0x04	tWD_ms	R/W	1600	Thời gian Timeout giám sát đơn vị ms
0x08	tRST_ms	R/W	200	Thời gian duy trì lỗi WDO đơn vị ms
0x0C	arm_delay_us	R/W	150	Thời gian bỏ qua WDI sau khi enable đơn vị us
0x10	STATUS	R	realtime	Trạng thái hệ thống bit 4:0 bằng last_kick_src, wdo, enout, fault, en

Tích hợp phần cứng - I/O Mapping Kiwi 1P5

Bảng kết nối vật lý

Clock 27MHz map vào chân 4.

UART RX nhận từ **PC** map vào chân **33** IOR11B.

UART TX gửi về **PC** map vào chân **34** IOR11A.

Nút nhấn **S1** tín hiệu **WDI** map vào chân **35** chống rung 20ms.


Nút nhấn **S2** tín hiệu **EN** map vào chân **36** chống rung 20ms.

LED D3 cảnh báo **WDO** map vào chân 27.

LED D4 báo trạng thái **ENOUT** map vào chân 28.

Kỹ thuật mô phỏng Open-drain:

Sử dụng I/O chuẩn LVCMOS33. Thay vì dùng cổng inout phức tạp, dự án thiết kế cấu hình push-pull với logic active-low. WDO bị kéo xuống 0 khi lỗi và đẩy lên 1 khi bình thường, đáp ứng chính xác yêu cầu tín hiệu ngoài.



Kiểm định Logic - Testbench Validation

Độ phủ kiểm thử: Trình biên dịch Gowin EDA V1.9.11 báo cáo **0 warning, 0 error**. Pass toàn bộ **14 test case**.



5 Kịch bản cốt lõi đã xác thực

- Đánh giá tín hiệu kick bình thường.
- Kiểm tra sự kiện Timeout và cơ chế tự phục hồi tRST.
- Xác thực ngắt hệ thống Disable hoàn toàn.
- Xác thực ngắt hệ thống Disable hoàn toàn.
- Kiểm chứng vùng an toàn arm_delay.
- Đảm bảo tính toàn vẹn dữ liệu khi cấu hình qua UART.

Phân tích Waveform: Tín hiệu WDO tự động kéo LOW ngay khi bộ đếm tWD chạm đỉnh, duy trì chuẩn tRST trước khi nẩy về HIGH.

Trình diễn thực tế - Python Dashboard GUI



Kịch bản trình diễn luồng người dùng

- 1. Cấu hình:** Đẩy giá trị **tWD** và **tRST** mới từ PC xuống FPGA.
- 2. Kích hoạt:** Bấm nút **KICK** phần mềm để reset timer nội bộ.
- 3. Ép lỗi:** Dừng kick, đợi hệ thống báo **LOI** cảnh báo hiển thị trên GUI.
- 4. Phục hồi:** Quan sát tín hiệu tự động chuyển về bình thường sau thời gian duy trì lỗi.
- 5. Nhận diện:** Theo dõi sticky bit phân biệt người dùng nhấn nút cứng hay dùng phần mềm.

Giao diện điều khiển Real-time: Xây dựng bằng Python pyserial kết nối trực tiếp với board Kiwi qua cổng USB-UART. Không cần thao tác CLI thủ công, mang lại trải nghiệm Plug-and-Play.

Dấu ấn kỹ thuật - Hardware Footprint

**~350
/ 1152**

Tài nguyên tối ưu

Chỉ tiêu tốn xấp xỉ 30% số LUT.
Hiệu suất sử dụng tối đa hóa,
để lại không gian lớn cho các
module xử lý song song khác.

0

Biên dịch sạch

Không Errors. Không Warnings.
Chứng minh mã RTL tuân thủ
các tiêu chuẩn nghiêm ngặt
nhất của ngành.



Tính hoàn thiện

Cấu hình động Runtime mà
không cần flash lại bitstream.
Bền bỉ trước nhiễu vật lý nhờ
Synchronizer và mạch
Debounce 20ms tích hợp sâu.

Hỏi & Đáp Chuyên sâu

Vì sao cần thiết lập `arm_delay`?

Khi chuyển trạng thái bật, hệ thống vi điều khiển cần thời gian khởi động tĩnh. Bỏ qua WDI trong khung thời gian này giúp tránh kích hoạt rác hoặc báo lỗi sai ngay khi vừa cấp quyền giám sát.

Khắc phục Metastability như thế nào trong thiết kế này?

Việc chỉ dùng 2 Flip-Flop có rủi ro trạng thái lơ lửng lọt qua chu kỳ thứ 2. Sử dụng 3 Flip-Flop tách biệt hoàn toàn miền bắt tín hiệu và miền phát hiện cạnh, hạ tỷ lệ lỗi xuống ngưỡng một phần tỷ lệ chu kỳ.

Chiến lược mô phỏng Open-drain trên cổng I/O tiêu chuẩn?

Vì bài toán chỉ yêu cầu tính năng điều khiển Logic nên hệ thống sử dụng Push-Pull active-low điện áp 3.3V thay cho chân inout phức tạp. Mức Logic 0 mang ý nghĩa cảnh báo, loại bỏ nhu cầu điện trở kéo bên ngoài mà vẫn đảm bảo an toàn điện học.